

**ГОУ ВПО Российско-Армянский (Славянский)
университет**

Утверждено
Директор Института 
«30» 04 2025, протокол № 05



УЧЕБНО-МЕТОДИЧЕСКИЙ КОМПЛЕКС ДИСЦИПЛИНЫ

Наименование дисциплины: «Тестопригодное проектирование
микроэлектронных средств»

Автор (ы) Григорян Гурген Давидович
Ф.И.О, ученое звание (при наличии), ученая степень (при наличии)

Направление подготовки: 11.04.04 «Электроника и наноэлектроника»

Наименование образовательной программы: «Микроэлектронные схемы
и системы»

Согласовано:

И.о. зав. Кафедрой Микроэлектронных схем и систем

Меликян В.Ш.



(подпись)

1. АННОТАЦИЯ

1.1. Краткое описание содержания данной дисциплины;

Изучаются источники и типы дефектов микроэлектронных устройств, а также методы их моделирования — логические (fault–fault models), включая «залипшие» линии (Stuck-at), задержки и функциональные ошибки.

1.2. Трудоемкость: 5 з.е., 180ч.-32ч. лек., 16ч. прак.зан., 88 СР.,44ч. экзамен

1.3. Взаимосвязь дисциплины с другими дисциплинами учебного плана специальности (направления)

Дисциплина «Тестопригодное проектирование микроэлектронных средств» тесно взаимосвязан с такими дисциплинами учебного плана, как «Проектирование электронных систем смешанного сигнала», «Макетирование микроэлектронных средств», «Передовые методы проектирования интегральных схем». «Логическое проектирование электронных средств», «Проектирование цифровых интегральных схем».

1.4. Результаты освоения программы дисциплины:

Код компетенции (в соответствии рабочим с учебным планом)	Наименование компетенции (в соответствии рабочим с учебным планом)	Код индикатора достижения компетенций (в соответствии рабочим с учебным планом)	Наименование индикатора достижений компетенций(в соответствии рабочим с учебным планом)
УК-2	Способен управлять проектом на всех этапах его жизненного цикла	УК-2.1	Знает основные методы оценки разных способов решения задач; действующее законодательство и правовые нормы, регулирующие профессиональную деятельность
		УК-2.2	Умеет использовать нормативно-правовую документацию в сфере профессиональной деятельности, проводить анализ поставленной цели, формулировать задачи и анализировать альтернативные варианты

			для достижения намеченных результатов
ОПК-3	<i>Способен приобретать и использовать новую информацию в своей предметной области, предлагать новые идеи и подходы к решению инженерных задач</i>	ОПК-3.1 ОПК-3.2 ОПК-3.3	Знает современные принципы поиска, хранения, обработки, анализа и представления в требуемом формате информации Умеет решать задачи обработки данных с помощью современных средств автоматизации Владеет навыками обеспечения информационной безопасности

2. УЧЕБНАЯ ПРОГРАММА

2.1. Цели и задачи дисциплины

Изучение основ теории и методов проектирования, анализа и моделирования удобных к тестированию и самотестируемых микроэлектронных схем и систем.

2.2. Трудоемкость дисциплины и виды учебной работы (в академических часах и зачетных единицах) *(удалить строки, которые не будут применены в рамках дисциплины)*

Виды учебной работы	Всего, в акад. часах	Распределение по семестрам					
		— сем	II сем	— сем	— сем.	— сем	— сем.
1	2	3	4	5	6	7	8
1. Общая трудоемкость изучения дисциплины по семестрам, в т. ч.:	180/5 к.						
1.1. Аудиторные занятия, в т. ч.:	48						
1.1.1. Лекции	32						
1.1.2. Практические занятия, в т. ч.	16						
1.2. Самостоятельная работа, в т. ч.:	88						
Итоговый контроль (Экзамен, Зачет, диф. зачет - указать)	Экзамен 44						

2.3. Содержание дисциплины

2.3.1. Тематический план и трудоемкость аудиторных занятий (модули, разделы дисциплины и виды занятий) по рабочему учебному плану

Разделы и темы дисциплины	Всего (ак. часов)	Лекции (ак. часов)	Практ. зан. (ак. часов)
1	2	3	4
Тема 1.			
Введение. Цели тестопригодного проектирования	2	2	
Тема 1.1. Важность тестирования. Процедура тестирования в процессе проектирования и производства микроэлектронных средств	3	3	
Тема 1.2. Последовательное тестирование	6	4	2
Тема 1.3. Полное и частичное последовательное тестирование	6	4	2
Тема 1.4. Встроенное самотестирование (Built-in-Self-Test (BIST)). Архитектура встроенного самотестирования	4	2	2
Тема 2.			
Тема2.1. Внутрисистемное тестирование/граничное сканирование(Boundary Scan). JTAG-стандарт (IEEE 1149.1)	6	4	2
Тема2.2. Языки описания тестирования	5	3	2
Тема2.3.Регистры и команды граничного сканирования	7	5	2
Тема2.4. Маршрут тестопригодного проектирования микроэлектронных средств (DFT - Design for Testabilit)	9	5	4
ИТОГО	48	32	16

2.3.2. Краткое содержание разделов дисциплины в виде тематического плана

Основные разделы:

- цели тестопригодного проектирования;
- процедура тестирования в процессе проектирования и производства микроэлектронных средств;
- последовательное тестирование;
- алгоритмы автоматизированной генерации тестов;
- полное и частичное последовательное тестирование;
- процесс разработки системы последовательного тестирования;
- архитектура встроенного самотестирования;
- JTAG-стандарт (IEEE 1149.1);
- языки описания тестирования;
- маршрут тестопригодного проектирования микроэлектронных средств.

Тема 1.

Введение. Цели тестопригодного проектирования.

Тема 1.1. Важность тестирования. Процедура тестирования в процессе проектирования и производства микроэлектронных средств.

Тема 1.2. Последовательное тестирование.

Автоматическая генерация тестовых векторов. Процесс разработки системы последовательного тестирования.

Тема 1.3. Полное и частичное последовательное тестирование.

Посторонние эффекты при последовательном тестировании.

Тема 1.4. Встроенное самотестирование (Built-in-Self-Test (BIST)). Архитектура встроенного самотестирования.

Генерация тестовых векторов. Регистр сдвига с линейной обратной связью (LFSR).

Тема 2.

Тема 2.1. Внутрисистемное тестирование/граничное сканирование (Boundary Scan).

JTAG-стандарт (IEEE 1149.1). Применение граничного сканирования для тестирования печатных плат.

Тема 2.2. Языки описания тестирования.

Язык описания граничного сканирования (BoundaryScanDescriptionLanguage (BSDL)). Порт тестирования (TAP — Test Access Port). Контроллер TAP.

Тема 2.3. Регистры и команды граничного сканирования.

Регистр команд. Регистр данных. Граф состояний TAP контроллера. Использование TAP для тестирования внутренних схем в ИС.

Тема 2.4. Маршрут тестопригодного проектирования микросредств (DFT - Design for Testability). Реализация тестопригодного проектирования ИС.

2.3.3. Краткое содержание семинарских/практических занятий/лабораторного практикума

2.3.3.1. Введение в Design Vision

2.3.3.2. Изучение скан-тестирования в DFT Compiler Environment

2.3.3.3. Генерация тестового вектора в TetraMax ATPG

2.3.4. Материально-техническое обеспечение дисциплины

Аудитория для проведения практических занятий по предмету “Тестопригодное проектирование микросредств” обеспечена персональными компьютерами с установленным на них необходимым пакетом программных инструментов компании Synopsys. Необходимая учебно-методическая литература доступна в библиотеке учебного центра.

2.4. Модульная структура дисциплины с распределением весов по формам контролей

	Вес формы текущего контроля в результирующей оценке текущего контроля			Вес формы промежуточного контроля и результирующей оценки текущего контроля в итоговой оценке промежуточного контроля			Вес итоговых оценок промежуточных контролей в результирующей оценке промежуточного контроля	Вес оценки результирующей оценки промежуточных контролей и оценки итогового контроля в результирующей оценке итогового контроля
Вид учебной работы/контроля	M1	M2	M3	M1	M2	M3		
Контрольная работа		1	1		1	1		
Лабораторные работы								
Устный опрос								
Вес результирующей оценки текущего контроля в итоговых оценках промежуточных контролей								

Вес итоговой оценки 1-го промежуточного контроля в результирующей оценке промежуточных контролей								
Вес итоговой оценки 2-го промежуточного контроля в результирующей оценке промежуточных контролей							0.5	
Вес итоговой оценки 3-го промежуточного контроля в результирующей оценке промежуточных контролей т.д.							0.5	
Вес результирующей оценки промежуточных контролей в результирующей оценке итогового контроля								0.4
Экзамен(оценка итогового контроля)								0.6
			$\Sigma = 1$			$\Sigma = 1$	$\Sigma = 1$	$\Sigma = 1$

3. Теоретический блок *(указываются материалы, необходимые для освоения учебной программы дисциплины)*

3.1. Материалы по теоретической части курса

3.1.1. Учебник(и);

1. D. Gizopoulos. Advances in Electronic Testing: Challenges and Methodologies. Springer; 2014
2. M. Onabajo, J. Silva-Martinez. Analog Circuit Design for Process Variation-Resilient Systems-on-a-Chip. Springer; 2014
3. N.Weste, D. Harris. CMOS VLSI Design: A Circuits and Systems Perspective, 4th edition; 2010
4. M. Abramovici, M.A. Breuer, A.D. Friedman. [Digital Systems Testing and Testable Designs](#); 2000

4.Фонды оценочных средств *(указываются материалы, необходимые для проверки уровня знаний в соответствии с содержанием учебной программы дисциплины).*

4.1.Планы практических и семинарских занятий

1. Исследование процесса автоматизации тестопригодного проектирования (DFT).
2. Автоматическая генерация тестовых векторов при последовательном тестировании.
3. Исследование встроенного самотестирования (BIST).
4. Исследование последовательного тестирования.

Во время практических занятий используются следующие программные инструментальные средства: VCS, DC, DesignVision, TetraMax, PC, PT.

4.2. Материалы по практической части курса

4.2.1. Учебно-методические пособия; .

4.2.1.1. VCS User Guide

4.2.1.2. Design Compiler User Guide

5. Методический блок

5.1. Методика преподавания

5.1.1. Методические рекомендации для студентов по подготовке к семинарским, практическим или лабораторным занятиям, по организации самостоятельной работы студентов при изучении конкретной дисциплины.

1. Последовательное тестирование
2. Автоматическая генерация тестовых векторов
3. Полное и частичное последовательное тестирование
4. Встроенное самотестирование (BIST)
5. Регистр сдвига с линейной обратной связью (LFSR)
6. Граничное сканирование (Boundary Scan)
7. JTAG-стандарт (IEEE 1149.1)
8. Язык описания граничного сканирования (BSDL)
9. Контроллер TAP. Граф состояний TAP контроллера
10. Регистры и команды граничного сканирования
11. Маршрут тестопригодного проектирования микроэлектронных средств (DFT).